

25.11.2004

日本国特許庁  
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて  
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed  
with this Office.

出願年月日      2003年11月19日  
Date of Application:

出願番号      特願2003-389693  
Application Number:  
[ST. 10/C]: [JP2003-389693]


出願人      株式会社豊田自動織機  
Applicant(s): 新潟精密株式会社



2005年 1月13日

特許庁長官  
Commissioner,  
Japan Patent Office

八 月 洋



BEST AVAILABLE COPY

【書類名】 特許願  
【整理番号】 2003TJ079  
【提出日】 平成15年11月19日  
【あて先】 特許庁長官殿  
【国際特許分類】 H03G 3/10  
H03G 3/45

【発明者】  
【住所又は居所】 愛知県刈谷市豊田町2丁目1番地 株式会社豊田自動織機内  
【氏名】 勝永 浩史

【発明者】  
【住所又は居所】 新潟県上越市西城町2丁目5番13号 新潟精密株式会社内  
【氏名】 宮城 弘

【特許出願人】  
【識別番号】 000003218  
【氏名又は名称】 株式会社豊田自動織機

【特許出願人】  
【識別番号】 591220850  
【氏名又は名称】 新潟精密株式会社

【代理人】  
【識別番号】 100074099  
【弁理士】  
【氏名又は名称】 大菅 義之  
【電話番号】 03-3238-0031

【手数料の表示】  
【予納台帳番号】 012542  
【納付金額】 21,000円

【提出物件の目録】  
【物件名】 特許請求の範囲 1  
【物件名】 明細書 1  
【物件名】 図面 1  
【物件名】 要約書 1  
【包括委任状番号】 9005945  
【包括委任状番号】 0118621

**【書類名】特許請求の範囲****【請求項 1】**

入力信号と該入力信号を反転させた反転入力信号を差動増幅する第1及び第2の電界効果トランジスタと、

前記第1の電界効果トランジスタのソースと、前記第2の電界効果トランジスタのソースとの間に接続され、ゲートに前記第1及び第2の電界効果トランジスタの差動増幅利得を制御するための制御電圧が与えられる第3の電界効果トランジスタと、

前記第3の電界効果トランジスタを非飽和領域で動作させる直流バイアス電圧を与えるバイアス回路とを有するAM中間周波可変利得増幅回路。

**【請求項 2】**

前記バイアス回路は、少なくとも、ソースが電源に接続され、ゲートがドレインに接続された第4の電界効果トランジスタからなる請求項1記載のAM中間周波可変利得増幅回路。

**【請求項 3】**

前記バイアス回路は、少なくとも、ソースが電源に接続され、ゲートがドレインに接続された第4の電界効果トランジスタと、該第4の電界効果トランジスタに直列に接続され、ゲートがドレインと接続された第5の電界効果トランジスタとからなる請求項1記載のAM中間周波可変利得増幅回路。

**【請求項 4】**

前記第3の電界効果トランジスタと並列に抵抗を接続した請求項1, 2または3記載のAM中間周波可変利得増幅回路。

**【請求項 5】**

入力信号と該入力信号を反転させた反転入力信号を差動増幅する第1及び第2の電界効果トランジスタと、

前記第1の電界効果トランジスタのソースと、前記第2の電界効果トランジスタのソースとの間に接続され、ゲートに前記第1及び第2の電界効果トランジスタの差動増幅利得を制御するための制御電圧が与えられる第3の電界効果トランジスタと、

少なくとも、ソースが電源に接続され、ゲートがドレインに接続され、前記第3の電界効果トランジスタを非飽和領域で動作させる直流バイアス電圧を供給する第4の電界効果トランジスタからなるバイアス回路とを備える可変利得増幅回路。

**【請求項 6】**

前記バイアス回路は、前記第4の電界効果トランジスタに直列に接続され、ゲートがドレインと接続された第5の電界効果トランジスタを有する請求項5記載の可変利得増幅回路。

**【請求項 7】**

前記第1及び第2のMOSトランジスタのソースに一定電流を供給する定電流回路を有する請求項5記載の可変利得増幅回路。

**【請求項 8】**

入力信号と該入力信号を反転させた反転入力信号を差動増幅する第1及び第2の電界効果トランジスタと、

前記第1の電界効果トランジスタのソースの一方と、前記第2の電界効果トランジスタのソースとの間に接続され、ゲートに前記第1及び第2の電界効果トランジスタの差動増幅利得を制御するための制御電圧が与えられる第3の電界効果トランジスタと、

少なくとも、ソースが電源に接続され、ゲートがドレインに接続された第4の電界効果トランジスタを有し、前記第3の電界効果トランジスタを非飽和領域で動作させる直流バイアス電圧を供給する第1のバイアス回路と、

少なくとも、ソースが電源に接続され、ゲートがドレインに接続された第5の電界効果トランジスタを有し、前記第1及び第2の電界効果トランジスタに直流バイアス電圧を供給する第2のバイアス回路とを備える可変利得増幅回路。

**【請求項 9】**

入力信号と該入力信号を反転させた反転入力信号を差動増幅する第1及び第2のMOSトランジスタと、

前記第1のMOSトランジスタのソースと、前記第2のMOSトランジスタのソースとの間に接続され、ゲートに前記第1及び第2のMOSトランジスタの差動増幅利得を制御するための制御電圧が与えられる第3のMOSトランジスタと、

ソースが電源に接続され、ゲートがドレインに接続され、前記第3のMOSトランジスタを非飽和領域で動作させる直流バイアス電圧を供給する第4のMOSトランジスタからなるバイアス回路とで構成される可変利得増幅回路をCMOSプロセスにより半導体回路基板上に形成した半導体集積回路。

【請求項10】

電流源と、

前記電流源の出力とソースが接続された第1及び第2のMOSトランジスタと、

前記第1のMOSトランジスタのソースと、前記第2のMOSトランジスタのソースとの間に接続され、ゲートに前記第1及び第2のMOSトランジスタの差動増幅利得を制御するための制御電圧が与えられる第3のMOSトランジスタと、

ソースが電源に接続され、ゲートがドレインに接続された第4のMOSトランジスタと、該第4のMOSトランジスタに直列に接続され、ゲートがドレインと接続された第5のMOSトランジスタとからなり、前記第3のMOSトランジスタを非飽和領域で動作させる直流バイアス電圧を供給するバイアス回路とにより構成される可変利得増幅回路を、CMOSプロセスにより半導体回路基板上に形成した半導体集積回路。

**【書類名】明細書**

**【発明の名称】AM中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路**

**【技術分野】**

**【0001】**

本発明は、AM中間周波信号を増幅する可変利得増幅回路、可変利得増幅回路及びその可変利得増幅回路が搭載された半導体集積回路に関する。

**【背景技術】**

**【0002】**

入力信号のレベルの変化に応じて利得を制御する可変利得増幅器が知られている。可変増幅器の一例として、特許文献1には、差動増幅器を構成するトランジスタのエミッタ端子間にダイオードからなる可変抵抗手段を接続し、この可変抵抗手段に流れる電流を制御入力の指数に比例するように制御する回路について記載されている。

**【0003】**

また、特許文献2には、差動増幅回路の2つの出力電流が入力される可変抵抗の抵抗値を変化させて利得を制御する回路について記載されている。

図4は、差動増幅回路のMOSトランジスタに流れる電流を変化させて利得を制御する可変利得増幅回路の例を示す。

**【0004】**

可変利得増幅回路10は、電流源11と、利得を制御するための制御電圧がゲートに与えられるpチャネルMOSトランジスタ12と、制御基準電圧がゲートに与えられるpチャネルMOSトランジスタ13と、入力信号とその反転信号を差動増幅する4個のpチャネルMOSトランジスタ14～17と、pチャネルMOSトランジスタ14、17のドレンに接続され、他端が接地された抵抗R1、R2とで構成されている。

**【0005】**

図4の可変利得増幅回路40は、pチャネルMOSトランジスタ12に流れる電流を制御することで、増幅回路の利得を変化させている。

次に、図4の可変利得増幅回路10の動作を、図5(a)～(c)を参照して説明する。

図5(b)は、pチャネルMOSトランジスタ12、13に流れる制御電流Idd1、Idd2と制御電圧との関係を示したものであり、縦軸は制御電流Idd1、Idd2を、横軸は制御電圧を表している。

**【0006】**

ある制御電圧Vaのとき、pチャネルMOSトランジスタ12とpチャネルMOSトランジスタ13のドレン電流(制御電流)Idd1、Idd2が等しくなるとすると、それより制御電圧が減少するにつれてpチャネルMOSトランジスタ12のドレン電流Idd1が増加し、pチャネルMOSトランジスタ13のドレン電流Idd2が減少する。

**【0007】**

入力信号レベルが低いときには、図示しない回路から、Idd1を増加させる制御電圧がpチャネルMOSトランジスタ12のゲートに与えられる。Idd1が増加すると、pチャネルMOSトランジスタ14のドレン電流Id1が増加し、同じ電流源11から電流が供給されているIdd2が減少して、pチャネルMOSトランジスタ17のドレン電流Id4が減少する。

**【0008】**

抵抗R1、R2には、それぞれドレン電流Id1、Id2と、信号レベルに比例した電流が流れるので、抵抗R1と抵抗R2との出力電圧の差が増加し、利得可変増幅回路10の利得が増加する。

図5(c)は、縦軸に図4の可変利得増幅回路の利得を、横軸に制御電圧を表したものであり、入力信号レベルが低下して制御電圧が減少すると、利得が増加するように制御されていることが分かる。

**【0009】**

図5(a)は、縦軸に入力信号の信号レベルを、横軸に制御電圧を表したものであり、入力信号のレベルが増大すると、制御電圧が増加し、入力信号のレベルが減少すると、制御電圧が減少するように制御される。

ところで、図4の可変利得增幅回路10の電流源11がMOSトランジスタで構成されていると考えると、電源VDDと接地間には、電流源11を構成するMOSトランジスタと、利得制御用のMOSトランジスタ12または13と、信号增幅用のMOSトランジスタ14、15、16または17が、少なくとも3個縦続に接続されることになり、電源電圧VDDは、MOSトランジスタの動作電圧の3倍以上の電圧が必要となる。そのため、低い電源電圧で図4の可変利得增幅回路10を動作させることができないという問題点があった。

#### 【0010】

そのような問題点を解決するために、例えば、図6に示すような可変利得增幅回路20が考えられている。

この可変利得增幅回路20は、カレントミラー回路の電流を変化させて利得を制御するようにしたものである。図6において、図4の回路と同じ部分には、同じ符号を付けてそれらの説明は省略する。

#### 【0011】

図6の可変利得增幅回路20は、図4の利得を制御するpチャネルMOSトランジスタ12及び13とpチャネルMOSトランジスタ14～17の代わりに、nチャネルMOSトランジスタ21、22、23、24からなるカレントミラー回路と、pチャネルMOSトランジスタ25、26とnチャネルMOSトランジスタ14'～17'を用いたものである。

#### 【0012】

nチャネルMOSトランジスタ14'～17'の動作は、基本的には、図4のpチャネルMOSトランジスタ14～17と同じである。

可変利得增幅回路20は、pチャネルMOSトランジスタ25のゲートに与えられる制御電圧が変化すると、例えば、pチャネルMOSトランジスタ25のドレン電流が増加し、pチャネルMOSトランジスタ26のドレン電流が減少する。pチャネルMOSトランジスタ25のドレン電流に比例した電流がnチャネルMOSトランジスタ21、22のドレンに流れ、pチャネルMOSトランジスタ26のドレン電流に比例した電流がnチャネルMOSトランジスタ23、24のドレンに流れる。

#### 【0013】

従って、pチャネルMOSトランジスタ25のドレン電流を制御することにより、nチャネルMOSトランジスタ14'及び16とnチャネルMOSトランジスタ15'及び17'のドレン電圧の電圧差を変化させ、可変利得增幅回路20の利得を制御することができる。

【特許文献1】特開平5-29856号公報(図1)

【特許文献2】特開平7-122950号公報(図1)

#### 【発明の開示】

#### 【発明が解決しようとする課題】

#### 【0014】

しかしながら、図6の可変利得增幅回路20は、使用されるMOSトランジスタの数が、図4の可変利得增幅回路10に比べて多いので、回路内部で発生するノイズが増加するという問題点があった。特にAM中間周波信号を增幅する可変利得增幅回路では、低域でのノイズを減らすことが必要である。

#### 【0015】

本発明の課題は、低い電源電圧で使用でき、回路内部で発生するノイズの少ない可変利得增幅回路を提供することである。また、他の課題は、可変利得增幅回路の利得制御用の電界効果トランジスタを非飽和領域で動作させることである。

#### 【課題を解決するための手段】

**【0016】**

本発明のAM中間周波可変利得増幅回路は、入力信号と該入力信号を反転させた反転入力信号を差動増幅する第1及び第2の電界効果トランジスタと、前記第1の電界効果トランジスタのソースと、前記第2の電界効果トランジスタのソースとの間に接続され、ゲートに前記第1及び第2の電界効果トランジスタの差動増幅利得を制御するための制御電圧が与えられる第3の電界効果トランジスタと、前記第3の電界効果トランジスタを非飽和領域で動作させる直流バイアス電圧を与えるバイアス回路とを有する。

**【0017】**

この発明によれば、低い電源電圧で動作でき、かつ回路内部で発生する低域のノイズの少ないAM中間周波可変利得増幅回路及びMOS集積回路を実現できる。

上記の発明において、前記バイアス回路は、少なくとも、ソースが電源に接続され、ゲートがドレインに接続された第4の電界効果トランジスタからなる。

**【0018】**

このように構成することで、例えば、電源電圧が変動した場合でも、バイアス回路の出力電圧は電界効果トランジスタのドレイン・ソース間電圧でほぼ一定に保たれるので、バイアス電圧の変動を抑制できる。これにより、第3の電界効果トランジスタを常に非飽和領域で動作させることができるので、可変利得増幅回路の出力信号の歪みを少なくできる。さらに、バイアス回路の第3の電界効果トランジスタを、利得制御用の第3の電界効果トランジスタと同じ特性を有するトランジスタで構成することができるので、温度変化、電界効果トランジスタの特性のばらつき等によるバイアス点の変動の影響を少なくできる。

**【0019】**

例えば、第1及び第2の電界効果トランジスタは、図3のpチャネルMOSトランジスタ33, 34に対応し、第3の電界効果トランジスタは、pチャネルMOSトランジスタ35に対応し、第4の電界効果トランジスタは、pチャネルMOSトランジスタ46に対応する。

**【0020】**

上記の発明において、前記バイアス回路は、少なくとも、ソースが電源に接続され、ゲートがドレインに接続された第4の電界効果トランジスタと、該第4の電界効果トランジスタに直列に接続され、ゲートがドレインに接続された第5の電界効果トランジスタからなる。

**【0021】**

このように構成することで、例えば、電界効果トランジスタで構成される定電流回路から第1及び第2の電界効果トランジスタに電流が供給されている場合に、定電流回路の電界効果トランジスタと、第1及び第2の電界効果トランジスタと同じ特性を有する電界効果トランジスタでバイアス回路を構成することができるので、温度変化、電界効果トランジスタの特性のばらつき等によるバイアス点の変動の影響を少なくできる。

**【0022】**

例えば、第4及び第5の電界効果トランジスタは、図3のpチャネルMOSトランジスタ46及び47に対応する。

上記の発明において、前記第3の電界効果トランジスタと並列に抵抗を接続する。

本発明の可変利得増幅回路は、入力信号と該入力信号を反転させた反転入力信号を差動増幅する第1及び第2の電界効果トランジスタと、前記第1の電界効果トランジスタのソースと、前記第2の電界効果トランジスタのソースとの間に接続され、ゲートに前記第1及び第2の電界効果トランジスタの差動増幅利得を制御するための制御電圧が与えられる第3の電界効果トランジスタと、少なくとも、ソースが電源に接続され、ゲートがドレインに接続され、前記第3の電界効果トランジスタを非飽和領域で動作させる直流バイアス電圧を供給する第4の電界効果トランジスタからなるバイアス回路とを備える。

**【0023】**

この発明によれば、低い電源電圧で動作でき、かつ回路内部で発生するノイズの少ない

可変利得増幅回路を実現できる。

また、電源電圧が変動した場合でも、バイアス回路の出力電圧は電界効果トランジスタのドレイン・ソース間電圧でほぼ一定に保たれるので、バイアス電圧の変動を抑制できる。これにより、第3の電界効果トランジスタを常に非飽和領域で動作させることができるので、可変利得増幅回路の出力信号の歪みを小さくできる。

#### 【0024】

さらに、バイアス回路の第4の電界効果トランジスタを、利得制御用の第3の電界効果トランジスタとほぼ同じ特性を有するトランジスタで構成することで、温度変化、トランジスタの特性のばらつき等によるバイアス点の変動の影響を抑制できる。

#### 【発明の効果】

#### 【0025】

本発明によれば、低い電源電圧で動作でき、かつ回路内部で発生する低域のノイズの少ないAM中間周波可変利得増幅回路を実現できる。また、低い電源電圧で動作でき、回路内部で発生するノイズが少なく、かつバイアス点の変動の少ない可変利得増幅回路を実現できる。バイアス点の変動を少なくすることで、可変利得増幅回路における信号の歪みを小さくできる。

#### 【発明を実施するための最良の形態】

#### 【0026】

以下、本発明の実施の形態を図面を参照して説明する。図1は、本発明の第1の実施の形態のAM受信機のAM中間周波可変利得増幅回路30の回路図である。以下に述べる可変利得増幅回路は、pチャネルとnチャネルMOSトランジスタを製造できるCMOSプロセスにより半導体回路基板上に形成される。

#### 【0027】

図1において、電流源31, 32は、一端が電源VDDに接続され、他端がpチャネルMOSトランジスタ（電界効果トランジスタ）33, 34のソースに接続されている。電流源31, 32は、例えば、カレントミラー回路で構成される。

pチャネルMOSトランジスタ33, 34は差動増幅回路を構成しており、それぞれのゲートに180度位相の異なるAM信号の中間周波信号V<sub>inp</sub>, V<sub>inn</sub>が入力する。pチャネルMOSトランジスタ33, 34のドレインには、それぞれ抵抗R5, R6が接続され、抵抗R5, R6の他端は接地されている。pチャネルMOSトランジスタ33, 34のドレイン電圧V<sub>out1</sub>, V<sub>out2</sub>の差電圧が、AM中間周波可変利得増幅回路30の出力電圧となる。

#### 【0028】

pチャネルMOSトランジスタ33のソースとpチャネルMOSトランジスタ34のソースとの間には、抵抗R7とpチャネルMOSトランジスタ35が並列に接続されている。このpチャネルMOSトランジスタ35のゲートには、利得を制御するための制御電圧V<sub>CTL</sub>が入力する。

#### 【0029】

なお、図示していないが制御電圧V<sub>CTL</sub>を出力する回路は、AM中間周波可変利得増幅回路30の出力電圧を検出し、出力電圧が増加したときには、利得を減少させるような制御電圧V<sub>CTL</sub>を出力し、出力電圧が減少したときには、利得を増加させるような制御電圧V<sub>CTL</sub>を出力する。

#### 【0030】

次に、以上のような構成のAM中間周波可変利得増幅回路30の動作を説明する。

この第1の実施の形態のAM中間周波可変利得増幅回路30は、pチャネルMOSトランジスタ35を非飽和領域で動作させ、そのゲート電圧VGを変化させてpチャネルMOSトランジスタ35に流れる電流を制御している。

#### 【0031】

図2は、pチャネルMOSトランジスタのゲート・ソース間電圧V<sub>GS</sub>を変化させたときのドレイン電流IDとドレイン・ソース間電圧V<sub>DSD</sub>との関係を示す図である。

図2の縦軸は、ドレイン電流 IDを、横軸はドレイン・ソース間電圧 VDSを示している。非飽和領域のMOSトランジスタのドレイン・ソース間の抵抗は  $VDS / ID$  で表すことができる。従って、ゲート電圧 VGS を変化させることで、pチャネルMOSトランジスタ 35 のドレイン・ソース間の抵抗値を変化させ、ドレイン電流 ID を制御することができる。

#### 【0032】

今、AM中間周波可変利得增幅回路30の利得がある値に制御されているときに、入力信号  $V_{inp}$  の振幅が増加し、AM中間周波可変利得增幅回路30の出力電圧 ( $V_{out1} - V_{out2}$ ) が増大すると、pチャネルMOSトランジスタ35のゲートに、ゲート・ソース間電圧  $V_{GS}$  を順バイアス方向に増加させる制御電圧  $V_{CTL}$  が与えられる。

#### 【0033】

pチャネルMOSトランジスタ35のゲート電圧  $V_G$  が順バイアス方向に増加すると、ドレイン・ソース間の抵抗値が減少する。このとき、入力信号  $V_{inp}$  を pチャネルMOSトランジスタ 33 で増幅した信号電圧を含むソース電圧  $V_{S1}$  が、pチャネルMOSトランジスタ 34 の信号電圧を含むソース電圧  $V_{S2}$  より大きいとすると、電流源 31 から pチャネルMOSトランジスタ 35 を通って pチャネルMOSトランジスタ 34 に流れ込む電流が増加する。

#### 【0034】

電流源 31 と 32 からは、それぞれ一定電流  $I_s$  が pチャネルMOSトランジスタ 33 、34 及び 35 に供給されているので、pチャネルMOSトランジスタ 35 に流れる電流が増加すると、その増加分だけ pチャネルMOSトランジスタ 33 のドレイン電流  $I_{d1}$  が減少する。そして、pチャネルMOSトランジスタ 35 の電流の増加分だけ pチャネルMOSトランジスタ 34 のドレイン電流  $I_{d2}$  が増加する。

#### 【0035】

その結果、差動增幅回路の一方の pチャネルMOSトランジスタ 33 のドレイン電圧  $V_{out1}$  が減少し、他方の pチャネルMOSトランジスタ 34 のドレイン電圧  $V_{out2}$  が増加する。これにより、pチャネルMOSトランジスタ 33 のドレイン電圧  $V_{out1}$  と、pチャネルMOSトランジスタ 34 のドレイン電圧  $V_{out2}$  との差電圧が減少し、AM中間周波可変利得增幅回路30の利得が小さくなる。

#### 【0036】

他方、入力信号  $V_{inp}$  の振幅が小さくなり、AM中間周波可変利得增幅回路30の出力電圧が減少すると、pチャネルMOSトランジスタのゲート電圧  $V_G$  を小さくするような制御電圧  $V_{CTL}$  が与えられる。ゲート電圧  $V_G$  が小さくなると、ドレイン・ソース間の抵抗値が大きくなり、電流源 31 から pチャネルMOSトランジスタ 35 を通って pチャネルMOSトランジスタ 34 に流れ込む電流が減少する。

#### 【0037】

pチャネルMOSトランジスタ 35 に流れる電流が減少すると、その減少分だけ pチャネルMOSトランジスタ 33 のドレイン電流  $I_{d1}$  が増加する。そして、pチャネルMOSトランジスタ 35 の電流の減少分だけ、pチャネルMOSトランジスタ 34 のドレイン電流  $I_{d2}$  も減少する。

#### 【0038】

その結果、差動增幅回路の一方の pチャネルMOSトランジスタ 33 のドレイン電圧  $V_{out1}$  が増加し、他方の pチャネルMOSトランジスタ 34 のドレイン電圧  $V_{out2}$  が減少する。これにより、ドレイン電圧  $V_{out1}$  とドレイン電圧  $V_{out2}$  との差電圧が大きくなり、AM中間周波可変利得增幅回路30の利得が大きくなる。

#### 【0039】

上述した第1の実施の形態によれば、pチャネルMOSトランジスタ 35 を非飽和領域で動作させ、そのゲート電圧  $V_G$  を制御することで、AM中間周波可変利得增幅回路30の利得を変化させることができる。

この第1の実施の形態のAM中間周波可変利得增幅回路30は、電源と接地間に接続す

るMOSトランジスタの段数を少なくできるので、低い電源電圧で使用でき、かつトランジスタ数を少なくできるので回路内部で発生する低域のノイズを減らすことができる。

#### 【0040】

次に、図3は、本発明の第2の実施の形態の可変利得増幅回路40の回路図である。以下の説明では、図1の回路と同じ部分には同じ符号を付けてそれらの説明は省略する。

図1のAM中間周波可変利得増幅回路30において、利得を制御するpチャネルMOSトランジスタ35のバイアス電圧として、電源電圧VDDを抵抗で分圧した電圧を供給した場合、例えば、電源電圧が上昇すると、バイアス電圧が大きくなり、pチャネルMOSトランジスタ35のドレイン・ソース間電圧VDSの最大値が飽和領域に入ってしまう可能性がある。pチャネルMOSトランジスタ35のドレイン・ソース間電圧VDSの最大値が飽和領域に入ると、信号の歪みが大きくなる。第2の実施の形態は、バイアス回路の電源電圧の変動等により生じる信号の歪みを小さくすることを目的としている。

#### 【0041】

図3において、pチャネルMOSトランジスタ41, 42, 43及び電流源44は、カレントミラー回路であり、このカレントミラー回路は、図1の電流源31, 32に対応する。

pチャネルMOSトランジスタ41のドレインには電流源44が接続され、その電流源44の他端は接地されている。pチャネルMOSトランジスタ42及び43のドレイン電流は、pチャネルMOSトランジスタ41のドレイン電流に比例した電流となる。pチャネルMOSトランジスタ41のドレイン電流は、電流源44の出力電流と等しくなる。

#### 【0042】

pチャネルMOSトランジスタ35のバイアス回路45は、ドレインとゲートが接続された2個のpチャネルMOSトランジスタ46, 47と、そのpチャネルMOSトランジスタ46, 47と並列に接続された抵抗R8とからなる。

pチャネルMOSトランジスタ46のソースと抵抗R8の一端は電源VDDに接続され、pチャネルMOSトランジスタ46のドレインはpチャネルMOSトランジスタ47のソースと接続されている。また、pチャネルMOSトランジスタ47のドレインと抵抗R8の他端はpチャネルMOSトランジスタ35のゲートG1に接続されている。

#### 【0043】

差動増幅回路のpチャネルMOSトランジスタ33及び34のバイアス回路48は、それぞれドレインとゲートが接続され、直列に接続された2個のpチャネルMOSトランジスタ49, 50と、電流源51と、抵抗R9, R10とからなる。

pチャネルMOSトランジスタ49のソースは電源電圧VDDに接続され、pチャネルMOSトランジスタ49のドレインは、pチャネルMOSトランジスタ50のソースと接続されている。また、pチャネルMOSトランジスタ50のドレインは、抵抗R9, R10と電流源51に接続されている。抵抗R9の他端はpチャネルMOSトランジスタ33のゲートに接続され、抵抗R10の他端はpチャネルMOSトランジスタ34のゲートに接続されている。電流源51の他端は接地されている。また、入力信号Vinpとその反転信号Vinnは、それぞれコンデンサC1, C2を介してpチャネルMOSトランジスタ33, 34のゲートに入力している。

#### 【0044】

次に、以上のような構成の可変利得増幅回路40の動作を説明する。入力信号Vinp, Vinnの振幅の変化に対して、pチャネルMOSトランジスタ35の抵抗値を変化させて利得を制御する動作は、図1の回路と同じであるのでバイアス回路45及び48の動作を主に説明する。

#### 【0045】

バイアス回路45のpチャネルMOSトランジスタ46, 47は、それぞれのゲートとドレインが短絡されているので、電源電圧VDDを基準としたとき、pチャネルMOSトランジスタ35のゲートには、pチャネルMOSトランジスタのドレイン・ソース間電圧の約2倍の電圧が印加される。

## 【0046】

これにより、電源電圧VDDが変動しても、pチャネルMOSトランジスタのゲート電圧VGは、pチャネルMOSトランジスタ46, 47のドレイン・ソース間電圧により決まるほぼ一定の電圧となる。

従って、電源電圧VDDの変動により、pチャネルMOSトランジスタ35のゲート電圧VGが変動するのを防止できるので、バイアス電圧が変動することにより、入力信号V<sub>inp</sub>、V<sub>inn</sub>を増幅した電圧の差電圧の最大値（pチャネルMOSトランジスタ35のS1、S2間の電圧VDS）が飽和領域に入るのを防止することができる。これにより、差動増幅回路の出力信号の歪みを小さくできる。

## 【0047】

さらに、バイアス電圧を供給するpチャネルMOSトランジスタ46, 47を、利得制御用のpチャネルMOSトランジスタ35と、カレントミラー回路のpチャネルMOSトランジスタ42, 43と同じ特性を有するトランジスタで構成しているので、トランジスタの特性のバラツキや温度特性を揃えることができる。これにより、特性のバラツキや温度変化によるバイアス点の変動の影響を少なくできる。

## 【0048】

pチャネルMOSトランジスタ33及び34のバイアス回路48も上述したバイアス回路45と同様に、バイアス電圧の供給先であるpチャネルMOSトランジスタ33及び34と同じ特性のトランジスタで構成している。

これにより、pチャネルMOSトランジスタ33, 34のゲートには、pチャネルMOSトランジスタのドレイン・ソース間電圧により決まるほぼ一定の電圧が印加されるので、バイアス電圧の変動を小さくできる。

## 【0049】

さらに、バイアス電圧を供給するpチャネルMOSトランジスタ49, 50を、差動増幅回路のpチャネルMOSトランジスタ33, 34と、カレントミラー回路のpチャネルMOSトランジスタ42, 43と同じ特性を有するトランジスタで構成しているので、これらのトランジスタの特性のバラツキや温度特性を揃えることができる。これにより、特性のバラツキや温度変化によるバイアス点の変動の影響を抑制できる。

## 【0050】

本発明は、上述した実施の形態に限らず、以下のように構成しても良い。

可変利得増幅回路を全てpチャネルMOSトランジスタにより構成した場合について説明したが、nチャネルMOSトランジスタ、あるいはpチャネルとnチャネルMOSトランジスタの両方を用いても良い。

## 【0051】

バイアス回路45は、2個のpチャネルMOSトランジスタ46, 47と抵抗R8からなる回路に限らず、1個のMOSトランジスタで構成しても良いし、バイアス電圧の供給先の回路の構成に応じて2個以上のMOSトランジスタを使用しても良い。また、MOSトランジスタではなく、PN接合を用いても良い。

## 【0052】

本発明は、ラジオのAM中間周波可変利得増幅回路に限らず、種々の回路の可変利得増幅回路に適用できる。

## 【図面の簡単な説明】

## 【0053】

【図1】第1の実施の形態のAM中間周波可変利得増幅回路の回路図である。

【図2】pチャネルMOSトランジスタのドレイン電流の特性を示す図である。

【図3】第2の実施の形態の可変利得増幅回路の回路図である。

【図4】従来の可変利得増幅回路の回路図である。

【図5】入力レベル、制御電流及び利得の説明図である。


【図6】従来の可変利得増幅回路の回路図である。

## 【符号の説明】


【0054】

33, 34, 35	pチャネルMOSトランジスタ
31, 32	電流源
45, 48	バイアス回路
46, 47	pチャネルMOSトランジスタ


【書類名】 図面  
【図 1】




【図 2】




【図3】




【図4】



【図 5】



【図 6】



【書類名】要約書

【要約】

【課題】低い電源電圧で使用でき、回路内部で発生するノイズの少ない可変利得増幅回路を提供することである。

【解決手段】差動増幅回路を構成するMOSトランジスタ33及び34のソース間にはMOSトランジスタ35が接続され、MOSトランジスタ35のゲートには、MOSトランジスタ35を非飽和領域で動作させる直流バイアス電圧が供給されている。可変利得増幅回路30の出力電圧が増加すると、MOSトランジスタ35のソース・ドレイン間の抵抗を小さくするような制御電圧が与えられ、AM中間周波可変利得増幅回路30の利得が小さくなる。

【選択図】 図1

特願 2003-389693

出願人履歴情報

識別番号 [000003218]

1. 変更年月日 2001年 8月 1日

[変更理由] 名称変更

住所 愛知県刈谷市豊田町2丁目1番地  
氏名 株式会社豊田自動織機

特願 2003-389693

出願人履歴情報

識別番号 [591220850]

1. 変更年月日 1996年 5月 9日

[変更理由] 住所変更

住 所 新潟県上越市西城町2丁目5番13号

氏 名 新潟精密株式会社

# **Document made available under the Patent Cooperation Treaty (PCT)**

International application number: PCT/JP04/016774

International filing date: 11 November 2004 (11.11.2004)

Document type: Certified copy of priority document

Document details: Country/Office: JP  
Number: 2003-389693  
Filing date: 19 November 2003 (19.11.2003)

Date of receipt at the International Bureau: 27 January 2005 (27.01.2005)

Remark: Priority document submitted or transmitted to the International Bureau in compliance with Rule 17.1(a) or (b)



World Intellectual Property Organization (WIPO) - Geneva, Switzerland  
Organisation Mondiale de la Propriété Intellectuelle (OMPI) - Genève, Suisse

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record.**

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

**BLACK BORDERS**

**IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**

**FADED TEXT OR DRAWING**

**BLURRED OR ILLEGIBLE TEXT OR DRAWING**

**SKEWED/SLANTED IMAGES**

**COLOR OR BLACK AND WHITE PHOTOGRAPHS**

**GRAY SCALE DOCUMENTS**

**LINES OR MARKS ON ORIGINAL DOCUMENT**

**REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**

**OTHER:** \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**